FIGURE 7.21
1. Pendahuluan[kembali]
Penghitung biner sinkron 4-bit merupakan salah satu jenis rangkaian logika sekuensial yang digunakan untuk menghitung atau mencacah pulsa clock dalam bentuk bilangan biner. Dalam sistem ini, semua flip-flop terhubung secara sinkron, artinya sinyal clock diberikan secara serentak ke setiap flip-flop. Hal ini membuat penghitung bekerja dengan lebih cepat dan stabil dibandingkan dengan penghitung asinkron, karena tidak terjadi keterlambatan propagasi antar flip-flop yang saling tergantung. Umumnya, penghitung biner 4-bit mampu menghitung dari angka 0 hingga 15 (0000 sampai 1111 dalam biner), dan banyak digunakan dalam sistem digital seperti jam digital, konversi ADC, dan sistem kontrol otomatis.
Desain rangkaian penghitung sinkron 4-bit biasanya menggunakan empat buah flip-flop JK yang dikonfigurasi untuk berpindah keadaan setiap kali terjadi detak clock. Output dari flip-flop ini membentuk bilangan biner yang berubah secara bertahap sesuai dengan urutan perhitungan. Untuk memudahkan integrasi dalam sistem yang lebih kompleks, output dari counter ini juga dapat dihubungkan ke rangkaian dekoder atau indikator lainnya. Karena sifat sinkronnya, penghitung ini lebih efisien dalam mengurangi kesalahan timing dan cocok digunakan pada aplikasi-aplikasi digital yang memerlukan kecepatan dan akurasi tinggi.
2. Tujuan [kembali]
- Mengetahui konsep dasar pengitung biner sinkron 4-bit
- Mengetahui prinsip kerja pengitung biner sinkron 4-bit dalam sistem digital.
- Mampu merancang dan menganalisis rangkaian pengitung biner sinkron 4-bit
3. Alat dan Bahan [kembali]
A. Alat1. logicprobe
Probe logika adalah probe uji genggam berbiaya rendah yang digunakan untuk menganalisis dan memecahkan masalah keadaan logis ( boolean 0 atau 1)
B. Bahan
1. Logic state
Berfungsi untuk memberikan keterangan logika 1 atau 0
5. Gerbang Nand
4. Dasar Teori [kembali]
Rangkaian pencacah (counter) digital dapat dibangun menggunakan sejumlah flip-flop yang saling terhubung untuk menghasilkan urutan biner yang meningkat atau menurun sesuai pulsa clock yang diberikan. Jika digunakan empat buah flip-flop, maka counter tersebut mampu menghitung hingga 2⁴ = 16 kondisi (0 hingga 15) dalam sistem bilangan biner. Flip-flop yang umum digunakan dalam rangkaian ini adalah jenis JK atau D, yang dikonfigurasi secara sinkron atau asinkron tergantung kebutuhan desain. Dalam beberapa aplikasi, tidak semua dari 16 keadaan dibutuhkan, sehingga diperlukan mekanisme untuk mengatur ulang (reset) counter saat mencapai kondisi tertentu. Di sinilah peran gerbang logika, seperti gerbang AND, digunakan. Dengan menghubungkan output dari flip-flop tertentu ke masukan gerbang AND, kita dapat mendeteksi kondisi tertentu—misalnya, saat output biner menunjukkan nilai 8 (1000) atau 10 (1010). Output dari gerbang AND ini kemudian digunakan untuk mereset seluruh flip-flop ke nol, menjadikan counter sebagai pencacah modulo (MOD) tertentu, misalnya MOD-10. Dengan demikian, kombinasi 4 flip-flop dan gerbang AND memungkinkan fleksibilitas dalam membentuk pencacah digital yang sesuai dengan kebutuhan aplikasi.
Flip Flop JK
JK Flip-Flop adalah salah satu jenis flip-flop yang banyak digunakan dalam rangkaian digital sebagai elemen penyimpan satu bit data biner. Flip-flop ini memiliki dua input utama, yaitu J dan K, serta dua output, yaitu Q dan Q̅ (komplemen Q). Selain itu, JK Flip-Flop juga dikendalikan oleh sinyal clock (CLK), yang menentukan kapan perubahan keadaan output akan terjadi. Fungsi dasar dari JK Flip-Flop adalah memperbaiki kelemahan pada SR Flip-Flop yang tidak mengizinkan kondisi J = K = 1, di mana pada SR Flip-Flop kondisi ini menyebabkan keadaan tak terdefinisi. Pada JK Flip-Flop, kondisi J = K = 1 justru menghasilkan aksi toggle, yaitu perubahan keadaan Q menjadi kebalikannya (jika Q = 1 maka akan menjadi 0, dan sebaliknya) setiap kali ada pulsa clock.
Tabel kebenaran JK Flip-Flop menunjukkan perilaku sebagai berikut:
JK Flip-Flop sering digunakan dalam aplikasi pencacah (counter), pembagi frekuensi, dan memori sementara. Dalam rangkaian pencacah, beberapa JK Flip-Flop dapat dikombinasikan secara berurutan untuk membentuk counter biner. Penggunaan gerbang logika tambahan seperti AND sangat umum dalam rangkaian tersebut untuk mendeteksi kondisi tertentu dari output flip-flop dan memberikan aksi seperti reset atau preset. Karena kemampuannya dalam melakukan toggle dan kestabilannya terhadap pulsa clock, JK Flip-Flop menjadi pilihan populer dalam desain rangkaian logika sekuensial.
5. Soal [kembali]
a) Example[kembali]
Jika counter berada dalam keadaan D=0, C=0, B=1, A=1 (0011 desimal 3), jelaskan bagaimana keadaan counter akan berubah setelah satu pulsa CLK.
Jawaban: Counter akan berubah dari 0011 (desimal 3) menjadi 0100 (desimal 4).
Rangkaian dekoder di bagian bawah memiliki dua gerbang NAND. Gerbang NAND atas mendeteksi keadaan "1000". Jelaskan mengapa output gerbang NAND tersebut akan menjadi LOW (0) ketika counter mencapai keadaan 1000.
Jawaban: Ketika counter berada pada keadaan 1000, input ke gerbang NAND atas adalah D=1, Cˉ=1, Bˉ=1, dan Aˉ=1. Karena semua inputnya tinggi (1), output gerbang NAND akan menjadi rendah (0), yang sesuai dengan fungsinya sebagai dekoder aktif-rendah untuk keadaan 1000.
b) Problem [kembali]
Jika rangkaian pendeteksi untuk kondisi 1000 aktif, maka berapa nilai desimal dari counter saat itu?
Jawaban:
1000 dalam biner = 8 desimal. Jadi counter berada pada state 8.
Jika counter berada dalam keadaan 0111 (desimal 7), tentukan keadaan counter setelah pulsa CLK berikutnya.
Jawaban: Keadaan counter akan berubah menjadi 1000 (desimal 8).
c) Pilihan Ganda [kembali]
1. Jika DCBA = 1000, maka gerbang AND yang mendeteksi kondisi ini akan menghasilkan...
A. LOW
B. HIGH
C. Tidak berubah
D. Mengunci clock
2. Apa jenis counter yang ditunjukkan pada bagian atas gambar?
a. Ripple Counter Asinkron
b. Up Counter Sinkron
c. Down Counter Sinkron
d. Penghitung Ring
6. Percobaan [kembali]
a) Prosedur[kembali]
b) Rangkaian Simulasi dan Prinsip Kerja [kembali]
Rangkaian penghitung biner sinkron 4-bit pada gambar merupakan sistem pencacah yang menggunakan empat buah flip-flop JK yang disusun secara berurutan, namun tetap menerima sinyal clock yang sama secara bersamaan. Karena jenisnya sinkron, perubahan keadaan pada masing-masing flip-flop tidak bergantung pada propagasi dari flip-flop sebelumnya, melainkan pada kondisi input logikanya yang disesuaikan dengan keluaran flip-flop sebelumnya. Flip-flop ini diberi label dari A hingga D, di mana flip-flop A merupakan bit terkecil (LSB), sedangkan flip-flop D merupakan bit paling signifikan (MSB).
Flip-flop A dikonfigurasi untuk selalu toggle pada setiap tepi naik sinyal clock, karena input J dan K-nya terhubung langsung ke logika tinggi. Oleh karena itu, setiap kali clock berdetak, flip-flop A akan mengubah keluarannya dari 0 ke 1 atau dari 1 ke 0 secara bergantian. Flip-flop B akan toggle hanya ketika output dari flip-flop A berada dalam keadaan logika tinggi, karena J dan K-nya terhubung ke output dari flip-flop A. Dengan begitu, flip-flop B hanya berubah setengah dari frekuensi perubahan flip-flop A. Mekanisme ini berlanjut ke flip-flop C yang hanya akan toggle jika baik A dan B berada pada logika 1, yang artinya C berubah seperempat dari kecepatan A. Begitu pula flip-flop D akan toggle saat A, B, dan C semuanya bernilai 1, menjadikan frekuensinya seperdelapan dari flip-flop A.
Ketika keempat flip-flop ini bekerja bersama, mereka akan menghasilkan hitungan biner dari 0000 hingga 1111, atau dari 0 hingga 15 dalam bilangan desimal. Setiap kali clock berdetak, keadaan biner akan bertambah satu, sehingga membentuk urutan counting yang sistematis. Setelah mencapai 1111, sistem akan kembali ke 0000 dan memulai proses counting ulang. Rangkaian juga menyertakan dua gerbang AND yang masing-masing digunakan untuk mendeteksi keadaan tertentu yaitu ketika counter menunjukkan 1000 dan 1110. Kedua kombinasi ini diambil langsung dari output flip-flop D, C, B, dan A. Ketika salah satu dari kondisi ini terpenuhi, maka output dari gerbang AND menjadi tinggi (1) dan digunakan untuk mengontrol flip-flop tambahan yang menghasilkan sinyal keluaran berdasarkan state tertentu dari counter. Hal ini bisa digunakan sebagai indikator bahwa suatu nilai tertentu telah tercapai, atau sebagai pemicu untuk mengaktifkan proses lain dalam sistem digital yang lebih besar.
c) Video Simulasi [kembali]
d) Download File [kembali]
File Rangkaian (klik disini)
Video Rangkaian (klik disini)
Datasheet JK Flip Flop (klik disini)
Datasheet Gerbang AND (klik disini)
Datasheet Gerbang NOT (klik disini)
Datasheet Gerbang NAND (klik disini)
Komentar
Posting Komentar