FIGURE 7.19
1. Pendahuluan[kembali]
Dalam dunia elektronika digital, sistem penghitung (counter) merupakan salah satu blok dasar yang sangat penting dan sering digunakan dalam berbagai aplikasi, mulai dari pengukuran waktu, pengendalian proses industri, hingga dalam sistem komunikasi digital dan konversi data. Counter berfungsi untuk menghitung jumlah pulsa digital yang masuk dan menerjemahkannya menjadi bentuk data yang dapat diproses atau ditampilkan. Karena fungsinya yang krusial, pemilihan jenis counter yang tepat menjadi hal yang sangat menentukan dalam keberhasilan suatu sistem digital, baik dari segi kecepatan, akurasi, maupun kestabilan operasional.
Salah satu IC yang umum digunakan untuk membangun sistem penghitung adalah IC 74ALS163, yaitu sebuah synchronous 4-bit binary counter dengan berbagai fitur penting seperti input clear (CLR), parallel load (LOAD), enable (ENP dan ENT), serta sinyal clock (CLK) yang menjadi pusat kendali operasi. Kelebihan utama dari IC ini adalah kemampuannya untuk bekerja secara sinkron, di mana seluruh flip-flop internalnya dipicu oleh sinyal clock yang sama, sehingga mengurangi kemungkinan terjadinya kesalahan timing seperti pada counter asynchronous. Hal ini membuat IC 74ALS163 sangat cocok digunakan dalam rangkaian-rangkaian digital yang menuntut kecepatan tinggi dan ketepatan waktu yang tinggi pula.
2. Tujuan [kembali]
- Memahami prinsip kerja IC 74ALS163 sebagai counter sinkron 4-bit.
- Mampu membuat rangkaian IC 74ALS163 sebagai counter sinkron 4-bit.
- Mengenal fungsi-fungsi penting pada IC 74ALS163, seperti clear, load, enable, dan clock.
3. Alat dan Bahan [kembali]
1. logicprobe
Probe logika adalah probe uji genggam berbiaya rendah yang digunakan untuk menganalisis dan memecahkan masalah keadaan logis ( boolean 0 atau 1)
B. Bahan
1. Logic state
Berfungsi untuk memberikan keterangan logika 1 atau 0
5. Gerbang Nand
4. Dasar Teori [kembali]
IC 74ALS163 adalah sebuah penghitung biner sinkron 4-bit yang digunakan untuk menghitung secara menaik (count-up) berdasarkan sinyal clock. IC ini memiliki beberapa fitur penting seperti input clock (CLK), input enable (ENP dan ENT), input preset (LOAD), input clear (CLR), dan output ripple carry (RCO) yang memungkinkan penggabungan beberapa IC secara bertingkat (cascading). Untuk memperluas kemampuan penghitungannya, dua buah IC 74ALS163 dapat dihubungkan secara saling berkesinambungan membentuk penghitung 8-bit, yang dapat menghitung dari 0 hingga 255. Dalam konfigurasi ini, IC pertama bertugas menghitung bit rendah (bit 0–3), sedangkan IC kedua menghitung bit tinggi (bit 4–7). Kedua IC menerima sinyal clock yang sama, sehingga perhitungan tetap sinkron tanpa delay seperti pada penghitung asinkron. Output RCO dari IC pertama digunakan sebagai sinyal enable (ENT) untuk IC kedua, yang hanya akan menghitung jika IC pertama telah mencapai nilai maksimum (1111). Dengan cara ini, penghitung akan bekerja secara berantai dan sinkron, meningkatkan kapasitas hitung tanpa kehilangan kecepatan dan akurasi. Penggunaan dua IC 74ALS163 yang terhubung dengan teknik cascading ini sering digunakan dalam sistem digital yang memerlukan penghitung dengan rentang lebih besar, seperti sistem pengukuran, jam digital, dan logika kendali.
Flip Flop JK
JK Flip-Flop adalah salah satu jenis flip-flop yang banyak digunakan dalam rangkaian digital sebagai elemen penyimpan satu bit data biner. Flip-flop ini memiliki dua input utama, yaitu J dan K, serta dua output, yaitu Q dan Q̅ (komplemen Q). Selain itu, JK Flip-Flop juga dikendalikan oleh sinyal clock (CLK), yang menentukan kapan perubahan keadaan output akan terjadi. Fungsi dasar dari JK Flip-Flop adalah memperbaiki kelemahan pada SR Flip-Flop yang tidak mengizinkan kondisi J = K = 1, di mana pada SR Flip-Flop kondisi ini menyebabkan keadaan tak terdefinisi. Pada JK Flip-Flop, kondisi J = K = 1 justru menghasilkan aksi toggle, yaitu perubahan keadaan Q menjadi kebalikannya (jika Q = 1 maka akan menjadi 0, dan sebaliknya) setiap kali ada pulsa clock.
Tabel kebenaran JK Flip-Flop menunjukkan perilaku sebagai berikut:
JK Flip-Flop sering digunakan dalam aplikasi pencacah (counter), pembagi frekuensi, dan memori sementara. Dalam rangkaian pencacah, beberapa JK Flip-Flop dapat dikombinasikan secara berurutan untuk membentuk counter biner. Penggunaan gerbang logika tambahan seperti AND sangat umum dalam rangkaian tersebut untuk mendeteksi kondisi tertentu dari output flip-flop dan memberikan aksi seperti reset atau preset. Karena kemampuannya dalam melakukan toggle dan kestabilannya terhadap pulsa clock, JK Flip-Flop menjadi pilihan populer dalam desain rangkaian logika sekuensial.
5. Soal [kembali]
a) Example[kembali]
Contoh 1:
Jika sistem diberi 20 pulsa clock, berapa nilai output biner yang terbentuk pada rangkaian?
Jawaban:
Karena counter ini menghitung dari 0, maka setelah 20 pulsa clock, output akan menunjukkan nilai 20 desimal atau 00010100 dalam biner.
Output Q7–Q0 = 00010100
Contoh 2:
Setelah 255 pulsa clock diberikan, apa output biner dan kondisi counter setelah satu pulsa tambahan (total 256 pulsa)?
Jawaban:
-
Setelah 255 pulsa, output biner = 11111111
-
Setelah 1 pulsa tambahan (total 256), counter overflow dan kembali ke 0.
Output Q7–Q0 = 00000000
b) Problem [kembali]
Problem 1:
Mengapa output Stage 2 (IC kanan) tidak bertambah jika hanya clock Stage 1 yang diberi pulsa?
Jawaban:
Karena IC 74ALS163 bersifat sinkron, Stage 2 hanya akan bertambah saat Stage 1 menghasilkan Carry Out (CO) = 1. Artinya, Stage 2 hanya bertambah setiap 16 pulsa (saat Stage 1 overflow). Jika clock hanya diberikan ke Stage 1 dan CO tidak dihubungkan ke ENP atau ENT Stage 2, maka Stage 2 tidak akan pernah aktif.
Problem 2:
Apa yang terjadi jika sinyal LOAD pada salah satu IC diaktifkan (LOW) selama proses pencacahan?
Jawaban:
Jika sinyal LOAD diaktifkan (diatur LOW), maka counter akan mengabaikan pulsa clock dan langsung memuat nilai input data (D0–D3) ke dalam output Q. Hal ini menyebabkan hasil pencacahan menjadi tidak valid karena counter tidak lagi menghitung, tetapi langsung berubah ke nilai preset yang dimasukkan.
c) Pilihan Ganda [kembali]
Soal 1:
Apa fungsi dari sinyal Carry Out (CO) pada IC 74ALS163 dalam rangkaian dua tahap seperti gambar di atas?
A. Menyambungkan output ke LED
B. Menyinkronkan input data
C. Mengaktifkan pencacahan pada IC tahap kedua
D. Menonaktifkan counter jika overflow
Soal 2:
Jika counter telah menghitung sebanyak 64 pulsa clock, berapa nilai output biner dari Q7–Q0?
A. 00111111
B. 01000000
C. 00011111
D. 11111111
6. Percobaan [kembali]
a) Prosedur[kembali]
1. Buka aplikasi proteus 2. Pilih komponen yang dibutuhkan 3. Rangkai setiap komponen menjadi rangkaian yang diinginkan 4. Ubah spesifikasi komponen sesuai kebutuhan 5. Jalankan simulasi rangkaian
b) Rangkaian Simulasi dan Prinsip Kerja [kembali]
Rangkaian pada gambar merupakan implementasi dari counter biner 8-bit yang disusun menggunakan dua buah IC 74ALS163, yaitu counter sinkron 4-bit. Tujuannya adalah untuk memperluas kapasitas pencacahan (counting range) dari 4-bit menjadi 8-bit. Setiap IC 74ALS163 memiliki empat output (Q0–Q3) dan mampu menghitung dari 0000 hingga 1111 (0–15 desimal). Ketika dua IC disusun secara bertingkat (cascade), total pencacahan bisa mencapai 256 (dari 00000000 hingga 11111111 biner, atau 0–255 desimal).
Rangkaian ini dibagi menjadi dua bagian besar: Stage 1 dan Stage 2. Masing-masing merupakan IC 74ALS163 yang bekerja sebagai 4-bit binary counter. Stage 1 adalah counter bagian bawah (least significant nibble), dan Stage 2 adalah counter bagian atas (most significant nibble).
Prinsip kerjanya dimulai ketika clock (pulsa masukan) diberikan ke input clock Stage 1. Pulsa ini akan menggerakkan counter pertama (Stage 1) secara sinkron. Saat Stage 1 menghitung dari 0000 ke 1111 (0 sampai 15), output Q0–Q3 akan berubah sesuai dengan urutan biner. Begitu Stage 1 mencapai 1111 (biner), sinyal carry-out (CO) akan menjadi aktif (HIGH). Sinyal CO dari Stage 1 ini kemudian digunakan sebagai input enable (ENT) untuk Stage 2, membuat counter kedua mulai bekerja.
Selama ENT dan ENP dari Stage 2 aktif, dan sinyal LOAD berada dalam kondisi HIGH, maka counter Stage 2 akan bertambah satu setiap kali counter Stage 1 overflow (melewati 1111 ke 0000). Dengan cara ini, kedua counter saling berkoordinasi untuk membentuk satu sistem pencacah 8-bit.
Tampilan output pada sisi kanan dari rangkaian menunjukkan hasil pencacahan dari kedua IC. Empat output pertama (Q0–Q3) berasal dari Stage 1 dan mewakili bit-bit rendah. Empat output berikutnya (Q4–Q7) berasal dari Stage 2 dan mewakili bit-bit tinggi. Totalnya menjadi 8-bit data output yang akan berubah setiap kali clock berdenyut, dengan urutan biner bertambah satu demi satu.
Rangkaian ini bekerja penuh secara sinkron karena clock hanya diberikan ke Stage 1, sedangkan Stage 2 hanya akan menghitung bila ada sinyal carry dari Stage 1. Hal ini memastikan bahwa semua output berubah secara teratur dan tanpa kondisi balapan (race condition). Dengan demikian, setiap pulsa clock menghasilkan output biner 8-bit yang bertambah satu nilai setiap kali, mulai dari 00000000 hingga 11111111. Output tersebut bisa digunakan dalam aplikasi penghitung digital, pengendali waktu, sistem antrian, atau konversi ke tampilan seven segment menggunakan decoder.
c) Video Simulasi [kembali]
d) Download File [kembali]
File Rangkaian (klik disini)
Video Rangkaian (klik disini)
Datasheet JK Flip Flop (klik disini)
Datasheet Gerbang AND (klik disini)
Datasheet Gerbang NOR (klik disini)
Datasheet Gerbang NOT (klik disini)
Datasheet Gerbang NAND (klik disini)
Komentar
Posting Komentar